ProjektePreiseInsights

CD74HC112PWR KI-Analyse:
Datenblatt, Specs, Alternativen & ECAD

KI-Zusammenfassung

CD74HC112PWR product

CD74HC112PWR

Flip Flops

Flip-FlopCMOSLogik

Der CD74HC112PWR ist ein duales J-K-Flip-Flop im 16-poligen TSSOP-Gehäuse, ideal für schnelle CMOS-Logikanwendungen.

Ideal für

  • Allgemeine Logikschaltungen
  • Zustandsautomaten

Vermeiden, wenn

  • Anwendungen, die TTL-Pegel erfordern (verwenden Sie stattdessen die HCT-Serie)

Vor der Verwendung prüfen

  • Eingangsspannungspegel und Timing-Vorgaben

Wichtige Specs

Logikfamilie
HC
Triggerung
Negative Flanke
Gehäuse
TSSOP-16

Compliance & Umwelt

RoHS
ROHS3 Compliant
REACH
-
MSL
Level-1-260C-UNLIM
ECCN
-
HTSUS
-

Anwendung

Allgemeine Logik

Datenblatt

GESOS01215-1.pdf

800 KB

Datasheet AI

CAD-Modelle

ECAD-Modelle für CD74HC112PWR laden: KiCad-Symbol & -Footprint, Altium-Footprint, PCB-Footprint und 3D-Modell.

EDA-Symbol
Schaltplansymbol für Ihr EDA-Tool
Dateien holen
PCB-Footprint
Landpattern für das PCB-Layout
Dateien holen
3D-Modell
STEP-Datei für die Mechanik
Dateien holen
KiCad-Bibliothek
Verifiziertes KiCad-8-Symbol, Footprint und 3D-Modell
Bibliothek erzeugen

Login erforderlich · CAD-Modelle separat als Add-on abgerechnet

Bezugsquellen

Real-time and catalog pricing from verified distributors

Live prices updated on demand · Catalog (~) prices may differ

Alternative Bauteile

Alternativen werden bereichert. Analysieren Sie diesen Teil in PartGenie für die neuesten Übereinstimmungen.

Design- und Risiko-Insights

Fragen & Antworten

Es handelt sich um ein duales, negativ flankengetriggertes J-K-Flip-Flop mit asynchroner Set- und Reset-Funktion für CMOS-Logik.