Für UnternehmenPreise
Demo buchen

CD74HC73M96 KI-Analyse:
Datenblatt, Specs, Alternativen & ECAD

KI-Zusammenfassung

CD74HC73M96 product

CD74HC73M96

Flip Flops

Flip-FlopCMOSLogik

Der CD74HC73M96 ist ein duales J-K-Flip-Flop mit negativer Flankentriggerung und asynchronem Reset, ideal für schnelle CMOS-Logikanwendungen.

Ideal für

  • Sequenzielle Logikschaltungen
  • Digitale Zustandsautomaten

Vermeiden, wenn

  • Anforderungen über 60 MHz

Vor der Verwendung prüfen

  • Taktsignalintegrität
  • Reset-Timing

Wichtige Specs

Logikfamilie
HC/HCT CMOS
Triggerung
Negative Flanke
Max. Frequenz
60 MHz

Compliance & Umwelt

RoHS
ROHS3 Compliant
REACH
-
MSL
Level-1-260C-UNLIM
ECCN
-
HTSUS
-

Anwendung

Allgemeine Logik

Datenblatt

THBTD00313-13.pdf

800 KB

Datasheet AI

CAD-Modelle

ECAD-Modelle für CD74HC73M96 laden: KiCad-Symbol & -Footprint, Altium-Footprint, PCB-Footprint und 3D-Modell.

EDA-Symbol
Schaltplansymbol für Ihr EDA-Tool
Dateien holen
PCB-Footprint
Landpattern für das PCB-Layout
Dateien holen
3D-Modell
STEP-Datei für die Mechanik
Dateien holen
KiCad-Bibliothek
Verifiziertes KiCad-8-Symbol, Footprint und 3D-Modell
Bibliothek erzeugen

Login erforderlich · CAD-Modelle separat als Add-on abgerechnet

Bezugsquellen

Real-time and catalog pricing from verified distributors

Live prices updated on demand · Catalog (~) prices may differ

Alternative Bauteile

Alternativen werden bereichert. Analysieren Sie diesen Teil in PartGenie für die neuesten Übereinstimmungen.

Design- und Risiko-Insights

Fragen & Antworten

Es handelt sich um ein duales J-K-Flip-Flop mit asynchronem Reset, das für schnelle CMOS-Logikschaltungen entwickelt wurde.